堕落不振功业废,勤耕不辍日月新

 分类:综合

未分类内容

CentOS搭建jenkins(1)—安装jenkins 24小时内最新

jenkins是一个开源持续集成工具目标:jenkins从gitlab、github、svn拉取代码,编译部署到远程服务器tomcat中/k8s集群中 1、服务器准备服务器安装jdk、maven、git,这里全部用yum安装yum install java maven git 2...

systemd 无 ExecStop 停止服务原理

systemd 代替 init,可以帮助我们不用写复杂的脚本来启停服务,大多数情况下配置 ExecStart […] 转载请注明:我是IT » systemd 无 ExecStop 停止服务原理...

SRE运维(二)SRE与devops

在IT运维技术里有很多名词,除了SRE之外,还有devops、chatops、aiops,很多人很容易被这么多ops搞蒙,而且很多人会觉得有了这个干吗还要搞那个?是不是互相抄袭理念。本偏呢就重点说下SRE和devops,因为这两个出现的最早。 一、出现时间 上一篇我们了解到...

SRE运维(一)SRE起源

Site Reliability Engineering 中文可译为:网站可靠性工程,在现代互联网中,最早有Google提出,而该岗位对应的工程师工作内容的指导思想是:通过软件工程的方式开发自动化系统来替代重复和手工操作。其理论体系对应的有两本书《SRE:Google运维解密》...

7.6 Verilog DDS 设计

DDS 原理 DDS(直接频率合成)技术是根据奈奎斯特抽样定理及数字处理技术,把一系列的模拟信号进行不失真的抽样,将得到的数字信号存储在存储器中,并在时钟的控制下,通过数模转换,将数字量变成模拟信号的方法。 DDS 模块主要由相位累加器、查找表、DAC 转换器和低通滤波器组成...

7.3 Verilog 串行 FIR 滤波器设计

串行 FIR 滤波器设计 设计说明 设计参数不变,与并行 FIR 滤波器参数一致。即,输入频率为 7.5 MHz 和 250 KHz 的正弦波混合信号,经过 FIR 滤波器后,高频信号 7.5MHz 被滤除,只保留 250KMHz 的信号。 输入频率: 7.5MHz 和 ...

7.2 Verilog 并行 FIR 滤波器设计

FIR(Finite Impulse Response)滤波器是一种有限长单位冲激响应滤波器,又称为非递归型滤波器。 FIR 滤波器具有严格的线性相频特性,同时其单位响应是有限长的,因而是稳定的系统,在数字通信、图像处理等领域都有着广泛的应用。 FIR 滤波器原理 FIR 滤波器...

8.1 Verilog 数值转换

本节主要对有符号数的十进制与二进制表示以及一些数值变换进行简单的总结。 定义一个宽度为 DW 的二进制补码格式的数据 dbin ,其表示的有符号十进制数字为 ddec 。 reg [DW-1:0] dbin ; 1. 十进制有符号数转二进制补码 正数的补码为原码。 假...

7.5 Verilog FFT 设计

FFT(Fast Fourier Transform),快速傅立叶变换,是一种 DFT(离散傅里叶变换)的高效算法。在以时频变换分析为基础的数字处理方法中,有着不可替代的作用。 FFT 原理 公式推导 DFT 的运算公式为: 其中, 将离散傅里叶变换公式拆分成奇偶项,则前 N...